반도체 시험 단골 gate length와 roll off에 대한 이해. gate channel length and threshold voltage roll off.

반도체 시험과 면접 문제에 단골로 등장하는 것이 MOSFET의 gate length와 roll off 입니다. 두 내용을 각각 따로 설명하고 따로 이해해도 문제도 없습니다. 하지만 해당 내용을 하나의 스토리로 엮어서 설명을 할 수 있다면 더 높은 점수를 얻으실 수 있습니다.

 

Gate length 설명을 시작으로 roll off에 대한 이야기로 설명을 진행 해 보겠습니다.

 

MOSFET은 gate라고 불리는 수문으로 전자 혹은 홀 (정공) (영어로는 electron과 hole)이 source에서 drain으로 이동하는 것을 제어하고 있습니다. Source에서 drain까지의 전체 길이에 대해 gate가 관여하고 있으며, 이 gate의 길이를 gate length라고 부르고 있습니다. gate channel length, channel length, Lg, L 등으로 표기하고 있습니다. 모두 같은 뜻이기 때문에 어떤 단어를 선택 하여도 의사 소통이 가능합니다. 해당 포스팅에서는 gate length 또는 Lg로 표기 하도록 하겠습니다.

 

뉴스에서 반도체 땡땡nm 기술 개발 완료 와 같은 소식을 한번쯤 보셨을 것이라 생각합니다. 여기서 nm 기술 이라고 불리는 부분이 바로 gate length의 길이라고 이해 하시면 됩니다. (물론 조금 다른 내용이 섞여 있기는 하지만, 이해 하시는 부분에서는 큰 문제는 없습니다)

 

Gate length는 nMOSFET기준 source에서 drain으로 흐르는 전자의 이동에 관여하게 됩니다. 앞서 gate length를 수문으로 설명을 하였습니다. Gate length가 매우 긴 반도체 소자라면 충분히 전자가 source에서 drain으로 이동하는 것을 막을 수가 있습니다. 하지만 gate length가 줄어든다면 전자가 surce에서 drain으로 이동하는 것을 완벽히 막을 수가 없겠지요? 수문이 작으니 완벽히 물을 차단하지 못 하고 조금씩 세어 나가는 물이 있을 수 있다는 이야기 입니다. 

 

물론 작은 수문이어도 완벽히 만든다면 조금씩 흘러나가는 물을 막을 수가 있겠죠? 반도체도 동일합니다. Gate length가 작아도 충분히 설계를 잘 해서만든다면 누설 전류를 막을 수가 있습니다. 이 부분이 바로 기술입니다. 물리적으로 gate length를 짧게 만드는 것도 기술이지만, 전기적 특성을 만족해야하는 부분이 반드시 필요로 하게 됩니다. 따라서 그 누구 보다도 먼저 만들어 기술에 대한 자신감을 뉴스 기사로 보이면 좋겠지요?

 

트랜지스터의 전류는 gate length에 따라서 변하게 됩니다. 앞서 포스팅에서 drain current의 증가 방법에 대해서 설명을 하였습니다. 따라서 gate length를 짧게 할 수록 더욱 큰 전류를 얻을 수 있습니다. 하지만 gate length가 짧아질 수록 gate가 충분히 전류를 차단하지 못 하기 때문에 0V에서 전류가 꺼지지 않는 현상이 나타납니다. 이를 threshold voltage 감소에 따른 off current 증가로 이야기 합니다. Gate 수문이 열려 전류가 흐르기 시작하는시작 전압을 threshold voltage라고 하는데, 이 threshold voltage가 gate length가 짧아질 수록 점점 감소한다는 것입니다. 해당 내용을 그래프로 그리면 아래와 같습니다.

 

 

제작된 반도체 소자를 이용하여 설계를 하는 엔지니어라면 gate length가 달라지면서 발생하는 threshold voltage의 변화가 반갑지 않을 것입니다. 트랜지스터의 특성이 당연히 동일한 전압에서 켜지고, 꺼져야 좋기 때문입니다. 이는 즉 너무 짧은 gate length를 쓰면 안된다는 것을 의미하게 됩니다. Gate length가 짧아지면서 threshold voltage가 낮아지는 현상을 roll off, threshold voltage roll off, Vt roll off, 롤 오프 라고 부르고 있습니다. 

 

지금까지 설명한 내용을 짧게 정리하면 다음과 같습니다.

 

Field effect transistor에 사용되는 gate의 electric field효과로 source에서 drain으로 흐르는 전류가 제어가 되고 있는데, gate length가 짧아질 수록gate가 channel에 영향을 줄 수 있는 electric field의 한계로 threshold voltage가 감소하고 off current가 증가하는 threshold voltage roll off 현상이 발생하게 됩니다.

 

위의 내용에 이어서 나올 수 있는 질문은 Gate length가 짧아지면 threshold voltage가 줄어 든다고 했는데, 왜 감소하는지 설명하라고 할 수 있습니다. 또한 effective channel length, short channel effect, drain induced barrier lowering DIBL에 대해서 설명을 요구 받을 수 있을 것 같습니다. 물론 어떻게 해결 하면 되는지의견을 제시해 보는 것도 좋겠네요. 해당 내용은 다음 포스팅으로 이어서 진행 하겠습니다.

 

Vt roll off에 대해서 더욱 궁금하신 분은 구글에 검색 하거나, youtube에서 검색하시면 해당 내용을 보다 자세한 그림과 함께 들을 실 수 있습니다.

 

위의 내용은 대학 수업 교과서로 사용되는 현대 반도체 소자 공학과  solid state electronic devices를 활용하여 정리 하였습니다.